岗位职责 1.参与工业设备 FPGA RTL 逻辑设计与开发，完成模块编码、Testbench 仿真验证、板级调试，实现数据链路、接口控制、实时处理相关逻辑，保障设备时序与性能指标 2.合理规划 FPGA 内部 LUT、BRAM、DSP 等硬件资源，完成 IP 核配置调用，处理时序收敛、跨时钟域等设计问题，开展功能与时序仿真，在线信号抓取调试 3.负责 SPI、I2C、UART 等低速接口以及 DDR、高速串行接口逻辑开发调试，配合硬件、软件团队开展软硬件联调，借助示波器、逻辑分析仪定位解决板级问题 4.参与项目方案研讨、任务拆解与风险评估，输出逻辑设计文档、仿真报告与调试记录，沉淀可复用设计模块，迭代优化 FPGA 设计方案 任职要求 1.硕士学历，电子工程、通信工程、微电子、计算机、自动化、电子信息等相关专业 2.熟悉 FPGA 内部各类硬件资源及使用场景，掌握 TTL、LVCMOS、LVDS 等 IO 电平标准，理解差分信号、端接等信号完整性概念，精通时序基础理论，掌握同步设计，熟悉亚稳态、跨时钟域、毛刺、锁存器等问题的规避处理方法 3.熟练使用 Verilog/SystemVerilog，掌握状态机、流水线等 RTL 开发方式；熟练使用 Vivado/Quartus、ModelSim 等开发仿真工具，熟悉工程搭建、IP 调用、综合实现、仿真调试全流程，可独立编写 Testbench 测试激励 4.具备数字电路扎实功底，能够使用示波器、逻辑分析仪开展板级问题定位；逻辑思维严谨，具备良好问题分析、文档撰写、沟通协作能力 5. 加分项：了解 LDI 激光直接成像设备数据链路与实时控制需求；拥有 SerDes、JESD204B/C、PCIe、万兆网等高速接口开发调试经验；有完整 FPGA 项目、电子竞赛实践经历